半导体芯片产品采购和使用要求​:范围、术语和定义

时间：2021/07/19    点击量：241

1. 范围

GB/T35010的本部分用于指导半导体芯片产品的生产、供应和使用,半导体芯片产品包括:

● 晶圆;

● 单个裸芯片;

● 带有互连结构的芯片和晶圆;

● 小尺寸或部分封装的芯片和晶圆。

本部分定义了此类芯片产品所需数据的最低要求,也有助于含芯片的组件产品设计和采购。它涵盖了对数据的要求如下:

● 产品标识;

● 产品数据;

● 芯片机械信息;

● 测试、质量、装配和可靠性信息;

● 处理、运输和储存信息。

本部分包括了在研发和制造过程中用来描述芯片几何特性、物理性质和连接方法相关数据的具体 要求。

2. 术语和定义 IEC60050(所有部分)界定的以及下列术语和定义适用于本文件。

2.1 基本定义 

2.1.1芯片 die 由半导体晶圆分割而成,它可由分立器件或集成电路组成。

2.1.2晶圆 wafer 平而圆的薄片,或者是半导体材料,或者是在衬底上淀积半导体材料在圆片上同时加工出一个或多个电路或器件随后可将它们分离成芯片。

2.1.3单个芯片 singulateddie 已经从晶圆上分割而成的独立芯片。

2.1.4芯片分离 singulation;dieseparation 将晶圆切分割成独立芯片的过程,通过包括切割、激光和金刚刀划片工艺。

2.1.5裸芯片 baredie 未封装的半导体分立器件或集成电路,其上表面一般带有键合区,用于与基板或封装的互连。

2.1.6具有连接结构的裸芯片 barediewithconnectionstructures 未封装且上面有金属凸点、引线框架或其他与电路互连的引出端的芯片。注:通常此类芯片将焊料或其他金属凸点以周围凸块或阵列的形式加在芯片的金属焊盘上(也称为倒装芯片),或 为已有用于连接到芯片金属焊块上的精密引出端的芯片。

2.1.7最小封装芯片 minimally-packageddie;MPD 带有便于操作和有保护作用的外部包装材料和互连结构的芯片。注:本定义包括芯片级封装(CSP)和晶圆级封装(WLP)的封装技术,其封装的面积并非显著大于裸芯片的面积。

2.1.8芯片器件 diedevice 带或不带互连结构的裸芯片,或为最小封装芯片。

2.1.9数据包 datapackage 符合本部分出厂的芯片器件的信息总集。

2.2 通用术语

2.2.1芯片 chip 对芯片(die)的泛称。

2.2.2芯片级封装 chipscalepackage;chipsizepackage;CSP 封装技术的一种,此类封装技术得到的封装部件只是比所封装的芯片尺寸稍微大一点。

2.2.3晶圆级封装 waferlevelpackage;WLP 一种封装技术的统称,在晶圆被分割成单个芯片之前,整个晶圆封装或晶圆上任何互连结构的 封装。

2.2.4半导体分立器件 discrete(semiconductor) 二端,三端或四端半导体器件。注:半导体分立器件包括单独的二极管,晶体管和闸流晶体管等。

2.2.5混合电路 hybridcircuit 由芯片、印刷或沉积在基片上的无源元件组成的模块或带封装的部分器件。

2.2.6合格芯片 knowngooddie;KGD 与封装好的相同芯片具有相同质量和可靠性等级的裸芯片,简称 KGD。注:被普遍接受的 KGD定义是指芯片已通过测试或筛选,芯片质量具有与同等封装元器件一样的质量与可靠性 指标。

2.2.7封装 package 为一个或多个半导体芯片膜元件或其他元件提供电连接并提供机械和环境保护的包封件。

2.2.8封装过程 packaging 封装一个或多个电子元器件的过程。

2.2.9包装材料 packing 用来防止在运输和储存过程中由机械、环境等因素对产品所造成损伤的材料,在产品使用前会被 移除。

2.2.10多芯片组件 multi-chipmodule;MCM 包含两个或两个以上芯片或最小封装芯片的组件。

2.2.11多芯片封装 multi-chippackage;MCP 包含两个或两个以上芯片或最小封装芯片的封装。注:参见混合电路(3.2.5)和多芯片组件(3.2.10)。

2.2.12系统级封装 systeminapackage;SiP 封装于单个外壳中的功能系统或子系统,该封装包含两个或多个独立执行单独系统功能的芯片 器件。

2.2.13多器件子封装 multi-devicesub-assembly;MDS 包括多个电子器件且包含至少有一个集成电路的子封装。注:这是一个总称,它还包括混合电路,MCM,MCP和SiP。

2.2.14焊盘 pad 从芯片上连接到外部能形成电气特性的引出端。注:对于裸芯片而言没有外部连接,焊盘只充当引出端本身。对于凸块芯片而言,引出端就是位于焊盘上的附加的 传导材料;对于已连接引脚框架的芯片而言,引出端就是从芯片延伸出并连接到焊盘的导体。

2.3 半导体制造和互连术语

2.3.1光刻版 mask a) 半导体制造过程中图形刻蚀使用的掩膜版; b) 制造过程中各个独立图案形成的主要工艺。

2.3.2层 layer 芯片中结构互连的平面。

2.3.3钝化层 passivation 芯片最外层或最后工艺形成的覆盖层,通常以半导体氧化物或氮化物来保护、密封芯片有源区,防 止外界带来的化学或机械污染损伤。注:位于键合区的钝化层需要开孔以便实现电连接。

2.3.4划边槽 scribeline;scribelane 在芯片周围预留用于在晶圆上进行划或切割芯片的区域。注:其他的术语描述有如划片路、划片道、切片道等。

2.3.5引线键合 wirebonding 将微带线或微带与芯片连接的过程。

2.3.6键合区 bondpads 芯片上的金属化区域,用于实现临时或永久的导电连接。

2.3.7金属凸点 bump;pillar;post;column 芯片上凸起的金属化区域,用于实现临时或永久的导电连接。

2.3.8引线框架 leadframe 一种支撑结构,提供引出端和使引出端排列成行构成机械支撑的框架。

2.3.9芯片粘接 dieattach 将芯片与基板实施焊接(或粘接)的工艺和过程。

2.3.10倒装焊 flip-chip 半导体芯片有源区域面向互连结构或封装基板的一种封装方法。

2.3.11隔胶 interposer 材料被置于两个表面之间,在两表面间进行绝缘性、机械强度 和(或)可控的机械应力分离。注:隔胶可作为一种再分配导电连接和(或)允许相邻表面之间的热膨胀系数的不同的方法。

2.3.12再分配 redistribution 通过额外的连接层或使用隔胶使引出端从芯片上移动到更便捷的位置的过程。

2.3.13芯片堆叠 diestacking 晶圆堆叠 waferstacking 将芯片或者晶圆放在彼此上方以形成一个三维芯片堆。注1:芯片通过引线键合、边缘电镀(印刷)或者硅通孔的方法连接。注2:芯片或晶圆可以背面对正面堆叠,也可正面对正面堆叠。

2.3.14硅通孔 throughsiliconvia;TSV 通过在芯片之间或晶圆之间制作垂直贯穿衬底的金属化孔,实现金属互连的技术。注:硅通孔也有可能有凸块结构,或者后期被粘贴在某一侧或两侧的柱墩结构,以便可以支撑芯片的堆叠或者通过 本身可形成铜钉。